SEMICONDUCTOR INTEGRATED CIRCUIT

Also published as: Patent number: JP2001615 (A) Publication date: 1990-01-05 JP2753315 (B2)

Inventor(s): ISHIBASHI KOICHIRO: MINATO OSAMU: SHIMOHIGASHI KATSUHIRO +

Applicant(s): HITACHI LTD +

Classification:

- international: G11C11/407; G11C11/409; H03K17/16; H03K19/0175;

H03K19/096; G11C11/407; G11C11/409; H03K17/16;

H03K19/0175: H03K19/096: (IPC1-7): H03K17/16: H03K19/096


- european:

Application number: JP19890063645 19890317

Priority number(s): JP19890063645 19890317; JP19880067375 19880323

Abstract of JP 2001615 (A)

PURPOSE:To eliminate a through current, to lower noise and to speed up a circuit by operating an element on the side of a low potential power source when an output terminal is set to VH from '1' level which is a potential higher than VH, and operating an element on the side of a high potential power source or the output terminal when the output terminal is set to VL from the '0' level, which is the potential lower than VL. CONSTITUTION:When a potential VO is higher than VH, VO-VH>0 is inputted to the input of a differential amplifier 16 by turning switches 19 and 20 to ON and the potential of V14 becomes higher, VL-VO<0 is inputted to the input of a differential amplifier 15 and V13 is held to a ground potential. Consequently, a current iL flows only in NMOSFET12, and VO and VH agree and are stabilized.: When VO is smaller than VL on the other hand, the code of a differential input is inverted, the potential of V13 rises and VO changes to VL by the current iH of NMOSFET11, whereby the potential is stabilized. Since an output voltage can be made into a set potential without permitting the through current to flow, a data output circuit with low noise and high speed can be realized.



Data supplied from the espacenet database - Worldwide

(9) 日本国特許庁(IP)

(1) 特許出願公開

◎公開特許公報(A) 平2-1615

Mint.CL.5 H 03 K

識別記号

庁内黎理番号 8326-5 J Ĥ 8124-5 I

@公開 平成2年(1990)1月5日

寒杏請求 未請求 請求項の数 5 (全11頁)

50発明の名称 半導体集積回路

②特 順 平1-63645

@出 爾 平1(1989)3月17日

@昭63(1988)3月23日@日本(JP)@特願 昭63-67375 優先権主張

@発明者 石 橋 幸 一郎 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

饱発 明 者 東京都小平市上水本町1450番地 株式会社日立製作所武蔵 工場内

60発明者 勝博 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

の出 顧 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

79代理人 412 弁理士 小川 勝男

žR

1. 発明の名称

半導体集積回路 2. 特許請求の節題

1, 半導体単積回路であって、 (1) データ出力端子と:

(2)制御入力端子を有するとともに、その出 力電液経路が第1動作電位点と上記データ

出力端子との間に接続された第1半導体素 7 × :

(3) 制御入力端子を有するとともに、その出 力電流経路が上記データ出力端子と第2動 作電位点との間に接続された第2半導体者

(4) 上記第1半導体素子の上記制御入力に接 続された第1制御手段と;

(5) 上記第2半導体表子の上記制御入力に接 続された第2制御手段と;

(6) 第1の所定電圧を発生する第1発生手段

(7) 上記第1の所定電圧より高い第2の所定 電圧を発生する第2発生手段とを具備してな

上記データ出力端子の電圧が上記第2の所定

電圧より高い場合に、上記第1制御手段の出力 は ト 記集 1 半減休率子の ト 記出力 間流経路に連

れる環流を実質的に撃とする如く上記第1半導 体表子の上記制御入力を制御し、上記第2制御 手段の出力は上記第2半導体表子の上記出力電 流程路に第2の所定の電流が流れる如く上記第

2 半導体素子の上記制御入力を制御して、上記 データ出力編子の上記電圧を上記第2の所定電 圧と実質的に等しい電圧まで低下せしめ、

上記データ出力端子の電圧が上記第1の所定 徴圧より低い場合に、上記第1制御手段の出力 は上記第1半導体素子の上記出力電流経路に第

1の所定の電流が流れる如く上記第1半導体素 子の上記制御入力を制御し、上記第2制御手段 の出力は上記第2半導体表子の上記出力電流経 路に流れる電流を実質的に零とする如く上記第

特間平2-1615(2)

- 2 半導体素子の上記制御入力を制御して、上記 データ出力端子の上記憶圧を上記第1の所定電 圧と実質的に等しい電圧まで上昇せしめること を特徴とする半環体発種回路。
- 2. 請求項1記載の半端体集積回路あって、 上記第1制御手段は上記データ出力端子の電 圧と上記第1の所定電圧とを比較する電圧比較 を実行し、
 - 上記第2制御手段は上記データ出力端子の電 圧と上記第2の所定電圧とを比較する電圧比較 を実行することを特徴とする半導体集積回路。
- 3. 請求項2記載の半導体集積回路であって、 (8)上記第1半導体素子の上記制御入力端子
 - に第1の信号を伝達するための第1ゲート 手段と;
 - (9)上記第1半導体素子の上記制御入力端子 に上記第1制御手段の上記出力を伝達する ための第2ゲート手段と;
 - (10) 上記第2 半導体表子の上記制御入力端子 に上記第2 制御手段の上記出力を伝達する

- ための第3ゲート手段と;
- (11) 上記別2 半導体演子の上記制導入力端子 に上記第1の信号と逆相の第2の信号を伝 連するための第4 ゲート手政とをさらに具 握してなることを特徴とする半導体集積回 44.
- 4. 請求項3 記載の半導体集機関係であって、 上記第1と第2の信号は半導体集機関路中の メモリセルから読み出された相補信号であるこ トも動物とする半端体集機関路。
- 5. 請求項4記線の半減体集積回路であって、
- (12) アドレス信号に応答して上記半導体集験 回路中の上記メモリセルをアクセスするため のアドレス進択手段と;
- (13)上記アドレス信号の変化に応答して所定 期間に附定のレベルを有する制御パルスを 発生するアドレス運移検検出手段とをさら に具備してなり、
- 上記制御パルスが上記所定のレベルの間に上 記第2と第3ゲート手段の借号伝達を許可する

一方、上記第1と第4ゲート手段の信号伝達を 禁止すること半導体集積函絡。

3. 発明の詳細な説明 (産業上の利用分野)

本発明は半導体集積回路に領り、特に半導体集 積回路内の信号を比較的高い電視鞭動能力で集積 固路外部に送出するための出力パッファ回路を具 費する半道体集積回路に関する。

(世来の技術)

使来の装置は電子情報通信学会創立 70 周年記念館合金国大会(昭和62年)予務集 P.2~ 218に記載のものがある。本従来例では、出力編子を一定の中間レベルにプリセットする機能を有していた。

(発明が解決しようとする課題)

出力端子を多数個有する半導体集積回路におい ては、出力パッファが多数個同時に動作した場合。 一度に大きな電波が流れるために、電視線の寄生 転抗、寄生インダクタンスにより大きなノイズが 発生する問題があった。 また、出力端子にデータを出力する場合、出力 端子を"H"レベルから"L"レベル、又は"L" レベルから"H"レベルに変化させる時に大きな 運銭を生じてしまうという問題があった。

上記憶果技術はデータを出力する配に出力編子 を押削レベルにプリセットすることにより、その をデータを出力する時に出力編子の電圧編をか さくして電波をへらし、また出力電圧制定レベル までの電位差が小さくなるので高速にデータを出 力することが可能である。

しかしながら、上記使来技術は、データを出力 する前に出り菓子を一定の中間電位に保持しよう とするため、データを出力するためにの2つの出力 めのSトランジスタのゲート間に2つの制御MO Sトランジスタのドレイン・ソース建路を接続し この2つの制御MOSトランジスタの共連接続点 をデータ出力菓子に接続し、この2つの制御MO Sトランジスタのゲートにプリセットのための制 御種号を仰触するものである。

しかしながら、本願発明者等の検討により、上

記從来技術は下記の知き問題点を有することが明

しかし、二つの制御MOSトランジスタのON 抵抗を小さな難に設定すると、2つの追力MOS トランジスタのゲートのハイレベルとローレベル との間の電位技によって二つの制御MOSトラン ジスタのドレイン・ソース経路に提れる責適電波 が大きな値となり、消費電力が増大すると言う問 題点が明らかとされた。

本発明の目的は上記従来例の問題を解決し、責 通電洗を低減して出力嫡子にデータを出力する前 にそのレベルを一定の電位に保持する機能をそな え、低ノイズ、かつ高速の出力回路を提供することにある。

(発明が解決しようとする手段)

上記目的は、以下のように達成される。 2 つの電位 Vx, Vuを設定し、この電位は Vx

2つの電位Vm, Vc を設定し、この電位はVm Vc なる関係を持っているが、出力端子が長切 Vm より高い電位の"1" レベルにある場合には 出力端子から低電位側の低電位側の電流へ電流を 漢す菓子のみを運道させることによって出力端子 を Vkにする。逆に出力端子が最初 Vc より然い 電 位の"0" Uc Nc 場合には、高電位の電源から出 力端子に環境を後ず菓子のみを揮進させることに よって出力端子を Viにすることである。

(作用)

上記手段において、出力端子をV×より落い電 位の"1"レベルからV×にする際には意覧位電 返頭の妻子にしか電法が洗れず、出力端子をV× より低い電位の"0"レベルからV×にする際に は高量的電質側の妻子にしか電後が洗れないため

に、いずれの場合にも貫通電流が流れることはな い

また、運動増報器の一方の入力に基準電圧を他 方の入力に出力端子を接続して出力端子の電位を フィードパックさせることができる。このことに より、出力端子の電位を設定された電位にするこ とが可能になる。

(実施部)

以下、水炭明の実施例を図により扱明する。第 1回(A)および(B)はそれぞれ木発明の原理 的実施例のブロック図と動作域数を示す図である。 随において、1はデータ出力端子、2はVoc電面 端子、3はVos電面端子、4はVoc電面端子2か ら出力端子1に電流を液して出力端子1の電位を 引き上げるための第子であり、5は出力端子かる を引き立ちための第子であり、5は出力端子かる を引き立ちための第子である。また、6は 妻子 4を繋動する開稿である。また、6は 妻子 ための図路である。本発明においては、駅動開係 ための図路である。本発明においては、駅動開係 を及び7は、本実施例が第1回(B)のように動 作するように構成される。すなわち出力端子1が 最初V#よりも高い電位の"1"レベルにある場 合、表子5を遵道させて出力端子をVxにする。 また出力端子がVょよりも低い電位の"〇"レベ ルにある場合、素子4を導通させて出力端子を V」にする。この時、出力端子の電位がVn及び Viになると4及び5の素子の電流がカットされ て出力端子の電位が安定するような機能を有する。 第2 関(A) および(B)は、本発明の具体的 実施例の回路構成図と動作被形をそれぞれ示した ものである。第2回 (A) において、1はデータ 出力端子、11,12はNチャネルMOSFET、 15、16は差動增幅器、17,18は基準電圧 である。17,18は電子回路を用いて発生させ たものでもよい、19,20はそれぞれ15, 16なる差動作増幅器を動作させるためのスイッ チである。第2図(B)は動作波形を示しており、 間間は内部の Va. Va., Va.の電圧波形、同図 はin、iuの電流波形を示している。本実施例の 動作を本図を用いて説明する。まずV。が最初Vョ

より高い場合、差動増解器のスイッチ19、20 がONされると、差動機構易16の入力にはV。 - V n > 0 の差動入力が入り、これが増幅されて Viaには高電位になる。一方、差動増幅器15の 入力には Vu-Vn<0の差数入力が入るので、 V.、は移動型のに保たれる。その結果NMOSF ET12のみ間達(it)が流れてV。の電圧を下 げ、やがて V。と V×の世位が一致すると V.. はほ ば接地電位となりV。の電位が安定する。一方、 最初♥。が♥」より小さい場合には、差動入力の符 号が逆になり、V、の気位だけが上昇してNMO SFET11のみの電液 (in)が流れV。の電位 を上げ、V。がV。になると電位が安定することに なる。本実施例において、述べた従来例のごとく 最終的に定まる電位を一つのある電位にすると、 すなわち Vx= Vx= Vuとした場合には、 V。= Vxになった時V.,, V., にNMOSFET11 及び12をONするに十分な電位が発生するので、 貫通電池が遊れたり、 同誌の不安定件を引き記こ す問題が生じる。したがって本発明ではVn>Vu

とすることが必要条件である。

第3回(A) および(B) は、それぞれ本発明のより具体的な実施例による短端図およびその動作とも短期するが表現である。

第3箇(A)の回路図において、ドライバ11 は X 系のアドレス信号 X ... X ... X 。 に応答して ワード線収を選択するワードドライバ、他のドラ イバ12はY毛のアドレス信号 Y.、 Y.… Y.に 応答してデータ線D。Dを遊択するカラム系ドラ イパ、メモリセル14はワード線Wとデータ袋 D. Dとに接続されたSRAMセル、Nチャネル MOSトランジスタ M 1 . M 2 はカラム系ドライ バ12により難動されることによってデータ線 D.Dの相様信長をコモンデータ終CDL.CDL に伝達するためのトランジスタ、センスアンプS A はコモンデータ線 C D L , C D L の相補信号を 増幅して相補増幅信号 Vp、 Vpを発生する増幅手 段、アドレス遷移検出回路13はX系のアドレス 信号 X 1, X 1. ··· X 1または Y 系のアドレス信号 Y 1, Y。… Y。のレベル変化に応答して所定期間ハイレ

ベルの制御併長Vゥを毎年する毎年系の、君洞 V,は低めの設定電位 VLを発生する電源、電源 V」は高めの設定常位Vnを発生する電源、電圧比 較器 COMP1はその非反転入力+に低めの設定 電位V∟が印加され、その反転入力一に出力幾子 1の出力電圧V.が印加されることによってその 出力に比較出力V,を発生する手段、電圧比較器 COMP2はその非反転入力+に高めの設定徴位 Vnが印加され、その反転入カーに出力端子1の 出力配圧V。が印加されることによってその出力 に比較出力 V。を発生する手段、インバータIN V 1 は電圧比較器COMP1の比較出力V,を反 転するための手段、インパータINV2はアドレ ス遷移検出回路13よりの制御信号Vゥを反転す るための手段、ゲートGATE1はその入力にセ ンスアンプSAの増幅信号Voが供給されその出 カがNチャネルMOSトランジスタN42のゲー トに接続されたインバータタイプの信号伝達手段、 ゲートGATW2はその入力にインバータINV 1の出力信号が供給されその出力がNチャネルM

OSトランジスタN42のゲートに接続されたイ ンパータタイプの信号伝達手段、ゲートGATE 3 はその入力に電圧比較器 COMP2 の比較出力 V.が供給されその出力がNチャネルMOSトラ ンジスタN41のゲートに接続されたインバータ タイプの信号伝達系数、ゲートGATR4はその 入力にセンスアンプSAの増幅信号 Voが供給さ れその出力がNチャネルMOSトランジスタN 4.1のゲートに接続されたインバータタイプの信 号伝達手段、NチャネルMOSトランジスタN 4 2 は充電電流inを渡すことにより出力端子1 の出力電圧を上昇させるための手段、Nチャネル MOSトランジスタN41は放電電流ilを流す ことにより出力端子1の出力電圧を下降させるた めの手段である。尚、ゲートGATE1~GAT E4は馬丸で示した上側制御入力にローレベルが 印加され、白丸で示した下側制御入力にハイレベ ルが印加された場合に、入力から出力へのデータ 信号伝達が許可された状態(thr♥ugh)となり、 逆の場合はこのデータ信号伝達が禁止された状態

(non-through) となる.

次に第3図 (B) を参照して、第3図 (A) の 図路の動作を説明する。時間 A において、センス アンプSAの出力からそれぞれハイレベル、ロー レベルの相補信号Vo、Voが読み出され、出力箱 子1の出力信号 V。がハイレベルとなっていると 仮定すると、COMP1、COMP2の比較出力 V,、 Ⅴ,はともにローレベルである。この時、制 御信号Vゥがローレベルであるため、GATE1。 GATE4が through 状態、GATE2、GA TE3が non-through 状態となっている。従っ て、GATE1を介して相補信号Voと詳相の信 号がハイレベル電圧 V。として N チャネルMOS トランジスタN42のゲートに供給され、GAT E4を介して相補信号Voと逆相の信号がローレ ベル電圧V。としてNチャネルMOSトランジス タN42のゲートに供給される。しかし、この時、 出力幾子1の充電は既に完了しているため、Nチ ャネルMOSトランジスタN42の充電電流in は君となっている。

レベルに変化する。すると、ゲートGATE3を 介して比較出力で。と途相のローレベル電圧で、が ドチャネル以OSトランジスタN41のゲートに 供給され、放電電流1には考となって、出力解子 1の出力電圧で、は高めの設定電位でにほぼ等し い値に保持される。この保持の間に、メモリセル 14からのデータ結み出しに応答して、センスア ンプSAの相補準報信号で、ではそれぞれローレベル、ハイレベルに変化する。

時間でで、朝韓信号 V e がローレベルとなると、G A T E 1、 G A T E 4 が through 状態、G A T E 2、 G A T E 1 を が through 状態、G A E 2、 ダート G A T E 1 を 介してセンスアンプ S A の増幅信号 V e と逆相のローレベル電圧 V 。が N チャネル M O S トランジスタ N 4 2 はオフ状態を 維持する。一方、ゲート G A T E 4 を 介してセンスアンプ S A の増幅信号 V o と連相のハイレベル 電圧 V 、が N チャネル M O S トランジスタ N 4 1 は のゲートに 欠給 e た 、このトランジスタ N 4 1 は のゲートに 吹詰され、このトランジスタ N 4 1 は のゲートに 吹詰され、このトランジスタ N 4 1 は

X 系のアドレス信号 X 1、 X 2 ··· X a または Y 系 のアドレス債券 Y.。 Y.… Y. にレベル変化が生 じると、時間Bで制御信号Voはローレベルから ハイレベルに変化するので、GATE1、GAT E 4 が non-through 状態, GATE 2, GAT E3が through 状態となる。従って、インバー タINV1トゲートGATE2とを介してV.と 同相のローレベル電圧 V。がNチャネルMOSト ランジスタ42のゲートに供給され、このトラン ジスタ42はオフ状態となる。一方、ゲートGA TE3を介してV。と逆相のハイレベル電圧V。が NチャネルMOSトランジスタ41のゲートに供 給され、このトランジスタ41はオン状態となる。 かくして、このトランジスタ41に放電電流iu が流れ始め、出力端子1の出力電圧V。は低下し 始める。

時間 B'で、トランジスタ41 による放電によって出力端子 1 の出力電圧 V。が高めの設定電位 V≋にほぼ等しい値まで低下すると、電圧比較器 COPM 2 の比較出力 V。はローレベルからハイ

オン状態となる。すると、このトランジスタド 4 1に放電電流1・が流れため、出力 第子1の出 型カツ・は低下し始める。ごの数電が戻了すると、放電電流には等となる。 高、出力端子1の出力環圧で、が低めの設定電位で、とは1等しい値まで低下すると、電圧軟器に〇PMIの比較1 カフ、はハイルベルに向かって上昇し始める。この出力端子1のローレベル出力電圧V。は、メモリセル14よりの有効読み出し出力データとなっ

時間Dより前に、X系のアドレス様等X、・Y、・ またはY系のアドレス様等Y、、Y。・Y、・F、FU レベル変化が生じると、時間 で制御信号V + は ローレベルからハイレベルに変化するので、 GATE 1、GATE 4 が non-through 状態 こ をなって、インバータ I N V 1 とゲート GATE 2 とでって、インバータ I N V 1 とゲート GATE 2 とテカレてV、と同様のハイレベル電圧V、が N チャネルM O S トランジスタ 4 2 のゲートに 供給さ 、このトランジスタ 4 2 のゲートに供給さ 、このトランジスタ 4 2 のゲートに供給さ 方、ゲートロATE3を介してV、と連相のローレベル電圧V。がNチャネルMOSトランジスタ 41のゲートに関節され、このトランジスタ4 はオフ状態となる。かくして、このトランジスタ 42に支援環境 i mが流れ始め、出力端子1の出 力能EV、はよりし始める。

時間D'で、トランジスタ42による意電によって出力線子1の出力歴EV。が他のの設定電化いにはは等しい値まで上昇すると、電圧比較器COPM1の比較出力V。はハイレベルからローレベルに変化する。すると、インバータ1NV1とゲートOATE2をかして比較出力V。と同補のローレベル電圧V。がドチャネルMOSトンジスタN42のゲートに供給され、光電電流i=は零となって、出力原子1の出力程圧V。は低のの設定電位Vicにはば等しい。他に保持される。この保持の間に、メモリセル14からのデータ数み出しに応答して、センスアンプSAの相種増領得サる。でなまな。

以上説明したように、第3回(人)および(B) の実施別においては、出力場子1の出力電圧で、 がハイレベルからローレベルに変化する間に一度 高のの設定電位で、に保持された後急終的にロー レベルになるので、大きな放電電池:が急端に 流れることが防止され、また出力端子1の出力電 圧V、がローレベルからハイレベルに変化する際 に一度低めの設定電位V、に保持された後最終的 にハイレベルになるので、大きな光電電流:がある深に終れることが転かされる。

那4同は、京3間(A)の開発の運圧校留 COPM1、COPM2、インバータ1NV1、 INV2、ゲートGATE1~GATE4をPお よびNチャネルOSトランジスで具体的に構成す るとともに、必要な事以外は電圧V、V。V、 、を零阻圧として無致を電力消費を削減した改 食型の実施到回機を示している。

第5回は、第4回の実施例回路の動作を示した ものである。

時間AではVoが"High"、Voが."Low"とな

時間Eで、制御信号Vøがローレベルとなると、 GATEI, GATE4が th Yough 状態、GA TE2. GATE3が non-through 状態となる。 従って、ゲートGATE1を介してセンスアンプ SAの増幅信号 Vo と 逆相のハイレベル 電圧 V.が NチャネルMOSトランジスタN42のゲートに 供給され、このトランジスタN42はオン状態と なる。一方、ゲートGATE4を介してセンスフ ンプSAの増幅信号Voと逆相のローレベル電圧 U. ガNチャネルMOSトランジスタN41のゲ ートに供給され、このトランジスタN41はオフ 状態となる。すると、このトランジスタN42に 玄黒霞流iuが流れ始め、出力備子1の出力数圧 V。は上昇し始める。この充電が完了すると、充 電電流inは零となる。尚、出力端子1の出力電 圧V。が高めの設定電位Vxとほぼ等しい値まで上 昇すると、電圧比較器COPM2の比較出力V。 はローレベルに向かって低下し始める。この出力 菓子1のハイレベル出力電圧V。は、メモリセル 14よりの有効読み出し出力データとなる。

っている。まず、制御債長Vゥがローレベルであ るため、PチャネルMOSトランジスタP2とN チャネルMOSトランジスタN6から構成された インパータの出力は "High" となるので、基準電 圧発生回路 (N1~N5、P1) のPチャネル MOSトランジスタP1、ソースフォロワ回路 (N11, N12) のNチャネルMOSトランジ スタ N 1 1 . ソースフォロワ何計 (N 1 3 . N 1 4) O N + + + D M O S + 5 > 5 Z Z P N 1 3. 差動增報器 (N21, N22, P21, P22, P 2 5) の P チャネル M O S トランジスタ P 2 5 . 差動增幅器 (N23, N24, P23, P24, P 2 6) の P チャネル M O S トランジスタ P 2 6 は全て非道道となるので、ソースフォロワ出力 V.、V.および差動報器の出力V.、V.はすべて 接地電圧となり、PチャネルMOSトランジスタ P 2 7 L N F + ネル M O S トランジスタ N 2 7 か ら構成されたインバータの出力は"Righ"とな る。この時、Voが "Low"、Voが "Low" であ **なため、マルチプレクサのPチャネルMOSトラ**

特別平2-1615(7)

ンジスタP36、P38が構通しており、このマルチプレクサの出力Vは "Bigh" となっている。 また、Voが "Bigh"、PチャネルMOSトランジスタN6 から構成されたインバータの出力が "Bigh" であ るため、マルチプレクサのNチャネルMOSトラ ンジスタN33、N34が構通しており、このマ ルチプレクサの出力V。は "Lov" となっている。 使って、出力菓子1の出力電圧V。は "Bigh" と なっているが、この出力菓子1の肉の料金量は既に ながまでしているので、出力の別等・ネルMO Sトランジスタの電流)まは状をとなっている。

時間 B で、制物信号 V 9 がローレベルからハイ レベルに変化すると、P チャネルM O S トランジ スタ P 2 と N チャネルM O S トランジ ら情成されたインパータの出力は"Lov"となる ので、基準電圧発生回路 (N 1 ~ N 5 . P 1) の P チャネルM O S トランジスタ P 1 . ソースフォ ロフ回路 (N 1 1 , N 1 2) の N チャネルM O S トランジスタ N 1 1 . ソースフォロ つ回路 (N

13, N 1 4) の N チャネル M O S トランジスタ N 1 3 . 萘勒增幅器 (N 2 1 . N 2 2 . P 2 1 . P25) OPF + AUMOS + DUUJAS P25.差動增幅器 (N23, N24, P23, P24, P 2 6) の P チャネル M O S トランジスタ P 2 6 は全て導通状態となる。從って、ソースフォロワ 出力 V, は低めの設定電位 V L となり、他のソース フォロワ出力Vュは高めの設定電位Vnとなる。こ の時、出力端子1の出力量圧V。はこれらの設定 電位 Vi、 Viよりはるかに高い値のため、差動増 幅器の出力 V。、 V。は接地電圧を保持し、 P チャ ネルMOSトランジスタP27とNチャネルMO SトランジスタN27から構成されたインバータ の出力は"High"となっている。この時、制御信 号Voがハイレベルとなっており、PチャネルM OSトランジスタP2とNチャネルMOSトラン ジスタN6から構成された。シンバータの出力が "Lov" であるため、マルチプレクサのNチャネ ルMOSトランジスタN35.37が進満状態。 他のマルチプレクサの P チャネル出力 V。、 V。は

それぞれ"Lou"、"High"に変化する。舞って、 出力のNチャネルMOSトランジスタN42、N 4.1 けそれぞれ非漢湯分衆 漢语分像とかって NチャネルMOSトランジスタN41に放電電流 iuが流れ、出力端子1の出力電圧V。が低下し始 める。低下中の出力端子1の出力電圧 V。が高め の設定電位V。に近くなると、差動増幅器のPチ ャネルMOSトランジスタP22が導道を開始し、 この差動増幅器の出力V。も "High" に向かって 魚瀬に上耳を開始する、 歩って、 マルチプレクサ のPチャネルMOSトランジスタP31が非導通 状態となって、このマルチプレクサの出力Ⅴ。も "Lov" に変化し、NチャネルMOSトランジス タ N 4 1 の 放電 電流 i L の 零 と な り 、 出 力 端 子 1 の出力電圧 V。が高めの設定電位 V。(Vn) にほ ぼ等しく設定される。

時足Cにおいて、制御信号V + がハイレベルか らローレベルに変化し、Voが "High" から "Lov"、Voが "Lov" から "High" に変化する ので、PチャネルMOSトランジスタP2とNチ ャネルMOSトランジャN6から構成されたイン バータの出力は"High"となり、基準電圧発生図 器(N1~N5、P1)のPチャネルMOSトラ ンジスタPl、ソースフォロワ回路(Nll.N 12)のNチャネルMOSトランジスなN11. ソースフォロワ回路(N13、N14)のNチャ ネルMOSトランジスタN13、蒸動増幅器(N 21. N 2 2. P 2 1. P 2 5) O P + + + N M OSトランジスタP25、差動増幅器(N23, N 2 4 . P 2 3 . P 2 4 . P 2 6) OP F + A L MOSトランジスタP26は全て非導通となるの で、ソースフォロワ出力V。、V。および差勤増幅 器の出力V、。V。はすべと接換電圧となる。また、 VoおよびVøが "Lov" であることによって、マ ルチプレクサのPチャネルMOSトランジスタヮ 33, P34が導通状態となって、このマルチプ レクサの出力 V.は "High" となる。従って、出 力のNチャネルMOSトランジスタN41が導近 技能となることによって、 物質無流 1.が流れ物 め出力端子1の出力電圧V。が低下する。尚、出

力端子1の出力電圧V。が接地電位まで低下すると、NチャネルMOSトランジスタN41に流れる放電電流iuは零となる。

時間 D で V ø が "Lov" から "High" に変化す ると、 PチャネルMOSトランジスタP2とNチ ャネルM O S トランジスタ N 6 から模成されたイ ンパータの出力は "Lov" となるので、基準電圧 発生回路(N1~N5、P1)のPチャネルMO SトランジスタP1、ソースフォロワ同路(N1 1. N 1 2) O N + + A D M O S b > > 0 z 4 N 11、ソースフォロワ回路 (N13、N14)の NチャネルMQSトランジスタN13、差勤増幅 \$ (N21, N22, P21, P22, P25) のPチャネルMOSトランジスタP25、差動増 報 (N 2 3 . N 2 4 . P 2 3 . P 2 4 . P 2 6) のPチャネルMOSトランジスタP26は全て海 通状態となる。従って、ソースフォロワ出力Ⅴ」 は低めの設定電位♥₁となり、他のソースフォロ ワ出カV,は高めの設定電位Vaとなる。この時、 出力端子1の出力電圧V。はこれらの設定電位VL、

Vaよりはるかに低い値となり、差断増解器のP チャネルMOSトランジスタP22,P24は準 通状態となり、差動増幅器の出力♥。、 V 。 は接地 電圧から急激に "Bigh" に上昇する。 世間像、イ ンパータ (P 2 7, N 2 7) の出力は "Low" と なって、マルチプレクサのPチャネルMOSトラ ンジスタP35、P37が導通状態となる。かく して、このマルチプレクサの出力∇cは"High" とかって、出力のNチャネルMOSトランジスタ N42に衣雪貫流;」が連れ始め 出力以子1の 出力電圧V。が接地電位から"High"に向かって 上昇し始める。出力端子1の出力電圧で。が設定 型价 V. (V.) に向かって F昇すると、差粉増減 器の出力Ⅴ,は急激に"Low"に低下し始め、イン バータ (P 2 7 . N 2 7) の出力は "High" とな る。従って、マルチプレクサのNチャネルMOS トランジスタN35、N37が導通状態となって、 このマルチプレクサの出力 V。が"Lov"、出力の NチャネルMOSトランジスタN42の充電電流 inが零となって、出力端子1の出力電圧V。は低

めの設定電位 V . (V L) に保持される。

一方、差動増幅器の P チャネルM O S トランジスタ P 2 1 のゲートには高めの設定電位 V。(V w) が別加され、他の P チャネルM O S トランジスタ P 2 2 のゲートには低めの数役電位 V。(V u) と等しい出力端子1 の出力電圧 V。が印加されているので、 P チャネルM O S トランジスタ P 2 2 が構造し、 この差動増幅器の出力 V。は "Bigh" の 医定され、 マルチブレクサの N チャネルM O S トランジスタ N 3 1 が適適する。一力、 "Bigh"の V φによって、このマルチブレクサの出力 V。が "Lov"となって、出力の N チャネルM O S トランジスタ N 3 1 が適適する。一力、 "V が 3 1 が 4 1 に b が 8 便復 i が 4 みない、

一方、時間とにおいて、V + が"lisk" から
"Lov" に変化すると、P チャネルM O S トラン
ジスタ P 1 , P 2 5 , P 2 6 および H チャネルM
O S トランジスタ N 1 1 , N 1 2 が全て非認適と
なって、V 、 V 、 V 、 V は "Lov" となる。
これと、ほぼ何等に V o が "Lov" から "lisk" が が "lisk" がら "Lov" に変化するので、マル

チブレクサの P チャネル M O S トランジスタ P 3 6 、3 8 が 延減。 T このマルチブレクサの出 カリ、ボ "High" となる、使って、出力の N チャネル M O S トランジスタ N 4 2 に 大電電点 1 m が 減れ、出力 衛子 1 の 出力 電圧 V 、が上昇する。この出力 電圧 V 、 ボナネ ネル M O S トランジスタ N 4 2 に 流れる 元電電流 1 m は 準となる。

類も同は本規可の変形実施例を示したものである。本発明は以前の実施例のように出力M O S F E T たけでなく、本図のようにド M O S F E T と P M O S F E T と P M O S F E T と P M O S F E T と M O S F E T と M O S F E T と M O S F E T と M O S F E T で の 場合でも適用可能である。この場合は 第 2 図の実動がと述べて 1 S O 変動機構築の入力 の符号が逆になることが特徴である。

第7 図は本発明をパイポーラトランジスタの出 力度を持つ国際に適用した変形実施制であるが、 この場合。15,16なる差動均幅はパイポーラ トランジスタ又は、MOSFET又はその複合し た回路であってもよい。 (発明の効果)

以上述べたように、本程明によれば、貢通電流 を後すことなく、出力電圧を設定した電俗にする ことができるため、低ノイズ、高速のデータ出力 間路を実現することができる。この時、ノイズは 検末の方法の約1/2、データ出力速度は提束の 方法の約3 倍の効果がある。

4. 図面の簡単な説明

第1回(A)および(B)は本先期の原理的実 製例のプロック図と動作改形とをそれぞれ示し、 第2回(A)および(B)は本規則の具体の実施 例のプロック図と動作改形とをそれぞれ示し、第 3回(A)および(B)は本規則のより具体的な 実施例のプロック図と動作改形とをそれぞれ示し、第 7回(A)および第5回は本発明の改良型の実施例の プロック図と動作效形とをそれぞれ示し、第6回 および第7回は本格明の改良型の実施例のプロック図と動作效形とをそれぞれ示し、第6回 および第7回は本作本発明の変形実施例のプロック図を示す。


1 … データ出力幾子、2 … V cc電源端子、


3 ··· V cc電源 嫡子、4 , 5 ··· 半導体素子、6 , 7


…制御手段。


代理人弁理士 小 川 勝























第 7 图

